ESD測(cè)試即靜電放電測(cè)試。ESD測(cè)試在芯片和系統(tǒng)設(shè)計(jì)中是一項(xiàng)很重要的指標(biāo)，通常暴露在外面的接口更要注意靜電防護(hù)。靜電放電(ESD)是一種自然現(xiàn)象，經(jīng)驗(yàn)表明，人在合成纖維的地毯上行走時(shí)，通過(guò)鞋子與地毯的摩擦，只要行走幾步，人體上積累的電荷就可以達(dá)到10-6庫(kù)侖以上(這取決于鞋子與地毯之間的電阻)，在這樣一個(gè)"系統(tǒng)"里(人/地毯/大地)的平均電容約為幾十至上百pF，可能產(chǎn)生的電壓要達(dá)到15kV。研究不同的人體產(chǎn)生的靜電放電，會(huì)有許多不同的電流脈沖，電流波形的上升時(shí)間在100ps至30ns之間。工程師們發(fā)現(xiàn)，靜電放電多發(fā)生于人體接觸半導(dǎo)體器件的時(shí)候，有可能導(dǎo)致數(shù)層半導(dǎo)體材料的擊穿，產(chǎn)生不可挽回的損壞。靜電放電以及緊跟其后的電磁場(chǎng)變化，可能危害電子設(shè)備的正常工作。
 

　　ESD產(chǎn)生的原因多種多樣，對(duì)集成電路放電的方式也有所不同。為了保證集成電路產(chǎn)品的良率，提高可靠性，需要對(duì)集成電路ESD防護(hù)能力進(jìn)行測(cè)試。ESD測(cè)試一般可分為兩類：樣品研究型測(cè)試和產(chǎn)品通過(guò)型測(cè)試。
 

　　(1)樣品研究型測(cè)試：在芯片的研發(fā)階段，與ESD防護(hù)研究較為相關(guān)的是防護(hù)器件的功能測(cè)試。此階段的測(cè)試廣泛采用傳輸線脈沖技術(shù)(TLP)。通過(guò)TLP測(cè)試，可以獲得防護(hù)器件的關(guān)鍵性能參數(shù)，便于在生產(chǎn)制造過(guò)程中調(diào)整相關(guān)的設(shè)計(jì)，從根本上提高產(chǎn)品的ESD防護(hù)能力，保證良率。
 

　　(2)在產(chǎn)品通過(guò)型測(cè)試中，為了更好地量化不同情形下的ESD沖擊，一般分為五種不同的模型。包括工業(yè)界作為產(chǎn)品片上ESD等級(jí)衡量標(biāo)準(zhǔn)的HBM，CDM，MM模型和針對(duì)板級(jí)和系統(tǒng)級(jí)ESD防護(hù)的IEC模型和HMM人體金屬模型。